SCR6 微控制器核心
SCR6 是经过硅验证的高性能 64 位 RISC-V 处理器核心。它专为需要大量计算能力的嵌入式实时操作系统应用进行了优化。
SCR6 核心支持 RISC-V 标准的“I”整数、“M”整数乘法和除法、“A”原子、“C”16位压缩，以及单精度和双精度浮点数——“F”和“D”扩展。SCR6 包括失序超标量 12 级流水线、一个高精度浮点单元、一个分支预测单元、用于高效中断处理的 PLIC 或 APLIC 单元，以及符合行业标准的 AXI4 和 JTAG 接口，从而实现灵活性和兼容性。
SCR6 的内存子系统包括 L1 和 L2 缓存，以及一个PMP 单元，用于执行基于 RTOS 的操作系统。该处理器核心能在异构多核（一个集群中最多 8 个核心）环境下运行，为内存一致性和简化外部加速器的集成提供硬件级支持。
应用场景
- 汽车
- 传感器融合
- 工业自动化
- 电机控制
- 智能家居
- 图像和声音处理
SCR6 主要特性
| 核心 | |
|---|---|
| ISA | RV64GC[B][K]、位操作[B]、标量加密指令[K]——可选 |
| 流水线 | 无序 12 级超标量处理器 |
| 浮点运算单元（FPU） | 单/双精度，IEEE 754-2008 标准 |
| 多核支持（SMP） | 最多 8 个带高速缓存一致性的核心 |
| 分支预测单元 (BPU) | 静态/动态 |
| 内存子系统 | |
| L1 高速缓存 | 高达 64KB + 64KB，错误保护——奇偶校验/ECC |
| 二级缓存 | 128KB 到 2MB，错误保护——奇偶校验/ECC |
| 物理内存保护单元（PMP） | 可配置、多达 32 个区域的 PMP |
| 中断子系统 | |
| 平台级中断控制器（PLIC） | 多达 1023 条中断线路，多达 256 个优先级别 |
| 高级中断架构（AIA） | 高级平台级中断控制器（APLIC） + 接收信息信号中断控制器（IMSIC）多达 1023 条中断线路，每个中断点多达 2047 个不同的中断标识 |
| 调试子系统 | |
| 接口 | 符合 JTAG/cJTAG 标准的接口 |
| 断点 | 最多支持 8 个硬件断点，软件断点无限制 |
| 接口 | |
| AXI | 主 AXI4 AMBA 标准接口 |
| 外部端口 | TCM AXI 从端口、二级缓存一致性端口 |
| 计时器和计数器 | |
| 性能监控 | 最多 32 个性能计数器 |
| 嵌入式 64 位 RTC 定时器 | 支持机器模式定时器中断 |
开发工具
Syntacore 开发工具包（SCR6 优化版）
SC-DT 软件包是一个即用型软件开发工具包，包含预构建和预配置工具，可简化 SCR6 核心的软件开发。通过 SC-DT，您可以利用预置工具和配置，减少使用 SCR6 启动和运行所需的时间和精力。SC-DT 支持 Windows 和 Linux 操作系统，包括：
- Eclipse IDE 和 Visual Studio Code 插件
- 带有优化库的编译器（GCC、LLVM）
- 调试器（GDB、OCD）
- 模拟器（QEMU）
- FreeRTOS
- BSP 和 HAL
- 应用示例
- 基准测试
- 文档
Syntacore 还支持和维护Zephyr操作系统，该系统不属于 SC-DT 软件包，可单独下载。