发布 SCR1 更新

2023 年 09 月 12 日

SCR1——经过硅验证的 32 位、紧凑型、高性能、开源 RISC-V IP 核心获得了了工具链更新。该核心支持 RV32I/E[MC] ISA，基于哈佛架构，具有独立的指令和数据总线，包括一个 4 级顺序流水线、一个 IPIC 中断控制器、一个 TCM 内存，以及符合行业标准的 AXI4/AHB-Lite 和 JTAG 接口。该核心带有预配置的软件工具，开箱即用。SCR1 已在物联网、嵌入式和工业市场中证明了其相关性和需求，并以多种设计被批量生产。除了商业应用，SCR1 还适用于免费的教育用途。以下是该版本包含的更改列表：

• 更新了构建系统，以符合 RISC-V ISA rev. 20191213 版本的要求
• 增加了对模拟器的支持：
  • Verilator 版本 5.014
  • Mentor Graphics ModelSim 版本 Intel FPGA Starter Edition 2020.1
  • Synopsys VCS 版本 S-2021.09-1
  • Cadence NCSim 版本 22.09-s004

最新版本可从官方 SCR1 Github 代码库下载。该软件包包含 SDK、测试平台和预编译映像，可快速开始使用 SCR1。